开发带有处理器的电子产品时，如何提高抗干扰能力和电磁兼容性？

1、以下系统需要特别注意抗电磁干扰
。

(1)单片机时钟频率非常高，总线周期非常快的系统。

(2)系统包括火花发生继电器、大电流开关等大功率、大电流驱动电路。

(3)配备微弱模拟信号电路和高精度A/D转换电路的系统。

2、采取以下措施提高系统的抗电磁干扰能力。

(1)选择低频单片机。

选择外部时钟频率较低的单片机可以有效降低噪声

，提高系统的抗干扰能力。对于相同频率的方波和正弦波，方波的高频分量远大于正弦波的高频分量。方波高频分量的幅度比基波小，但频率越高，越容易作为噪声源发射出去。千分尺产生的影响峰值的高频噪声约为 3
。时钟频率加倍。

(2) 减少信号传输失真

微控制器主要使用高速 CMOS 技术制造
。信号输入端静态输入电流约1mA，输入电容约10PF
，输入阻抗很高。高速CMOS电路的输出端具有相当大的负载能力，即比较大。长导线通向具有非常高输入阻抗的输入端子。反射问题非常严重
，造成信号失真
，增加系统噪声。如果Tpd>Tr，则成为传输线问题，需要考虑信号反射
、阻抗匹配等问题。

信号在印刷电路板上的延迟时间与引线的特性阻抗有关，而引线的特性阻抗与印刷电路板材料的介电常数有关。信号在印刷电路板引线上的传输速度大致可以认为是光速的1/3～1/2左右。由微控制器组成的系统中常用的逻辑电话组件具有 3 至 18 ns 的 Tr（标准延迟时间）。

在印刷电路板上，信号通过一个 7W 电阻和 25cm 长的引线，线路延迟约为 4-20ns。也就是说，印制电路的信号引线越短越好，长不要超过25厘米。此外，过孔的数量应尽可能少，尽量少于两个。

如果信号上升时间快于信号延迟时间
，则应按高速电子处理。这时就需要考虑传输线的阻抗匹配。印刷电路板上集成块之间的信号传输应避免 Td> Trd 情况。印刷电路板越大，系统运行速度越快。速度是不可能的。

以下结论总结了印刷电路板设计的规则。

信号在印刷电路板上传输

，其延迟时间不得超过所用设备的标称延迟时间
。

(3) 减少信号线之间的相互干扰
。

在 A 点上升时间为 Tr 的阶跃信号通过引线 AB 传输到 B 端。 AB线上的信号延迟时间为Td。在D点，A点信号的前向传输，到达B点后的信号反射，以及AB线的延迟
，在Td时间后感应出宽度为Tr的寻呼脉冲信号。在 C 点，信号在 AB 处的传输和反射感应出一个正脉冲信号
，其宽度是 AB 线处信号延迟时间的两倍，即 2Td
。这是信号之间的相互干扰。干扰信号的强弱与C点信号的di/at和线间距离有关。如果两条信号线不是很长，你在AB中看到的其实是两条脉冲的叠加。

采用CMOS技术的微控制具有高输入阻抗
、高噪声、高抗噪性，100～200mv的噪声叠加在数字电路上，不影响运行。如果图中的AB线是模拟信号
，这种干扰是不能容忍的。例如
，印刷电路板是四层板，其中一层是大面积接地或双面板，如果信号线的对面是大面积接地，就会发生相互干扰
。它在此类信号期间减少。原因是如果接地面积大
，信号线的特征阻抗会降低
，信号在D端的反射会明显减少。特性阻抗与从信号线到地的介质介电常数的平方成反比，与介质厚度的自然对数成正比。如果AB线是模拟信号，AB线下面一定要有很大的面积，AB线和CD线的距离一定要大于2
，避免数字电路信号线CD和AB的干扰。嗯。高达AB线与地面距离的3倍
。可以部分屏蔽
，将地线放在有引线一侧的引线左右两侧
。

(4) 降低来自电源的噪音

电源为系统供电，但会增加电源的噪声。电路中的微控制器复位线、中断线和其他控制线容易受到外部噪声的干扰
。对电网的强干扰通过电源进入电路
。即使在电池供电的系统中，电池本身也有高频噪声
。模拟电路的模拟信号不能承受电源的干扰
。

(5)注意印刷线路板及零件的高频特性。

对于高频，印刷电路板上的引线、过孔
、电阻、电容和连接器的分布电感和电容是不可忽略的。电容的分布电感不能忽略，电感的分布电容也不能忽略
。电阻产生高频信号的反射，引线的分布电容起作用。如果长度大于噪声频率对应波长的1/20，就会产生天线效应

，引线会产生噪声

。

印刷电路板上的通孔产生大约 0.6pf 的电容
。

集成电路本身的封装材料引入了2-6pf的电容
。

电路板上连接器的分布电感为520nH。双列直插式 24 引脚集成电路串接器引入了 4-18nH 的分布电感。

这些小的分布参数在这个低频微控制器系统系列中可以忽略不计。应特别注意高速系统。

(6) 组件布局要合理划分

元件在印刷电路板上的位置必须考虑抗电磁干扰的问题
。原则之一是使组件之间的引线尽可能短。在布局中
，模拟信号部分、高速数字电路部分和噪声源部分（继电器、大电流开关等）应适当分离，以尽量减少信号耦合

。

手柄 G 地线

电源线和地线在印刷电路板上至关重要
。克服电磁干扰重要的方法是接地。

对于双面板
，地线布置尤为特殊。通过使用单点接地
，电源和地从电源的两端连接到印刷电路板。电源有一个触点和一个地。我有一个联系方式
。印刷电路板需要多条返回地线。这些在返回电源的触点处收集。这就是所谓的单点地球

。所谓大功率器件的模拟地


、数字地
、地划分，是指布线分离，一切都汇聚到这个接地点。连接印刷电路板以外的信号时，通常使用屏蔽电缆。对于高频和数字信号，屏蔽电缆的两端都接地
。低频模拟信号屏蔽线的一端必须接地。

对噪声和干扰非常敏感的电路，尤其是那些具有高频噪声的电路

，应使用金属盖进行屏蔽。

(7) 有效利用去耦电容。

一个好的高频去耦电容可以去除高达1GHz的高频成分
。陶瓷贴片电容器或多层陶瓷电容器具有更好的高频特性。

在设计印刷电路板时，需要在每个集成电路的电源和地之间加一个去耦电容。去耦电容有两个作用。一种是集成电路储能电容器，在集成电路开闭时提供和吸收充放电能量
。另一个被绕过。设备的高频噪声。数字电路中典型的0.1uf去耦电容分布电感为5nH

，并联谐振频率约为7MHz。这意味着它对10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声影响不大
。

1uf和10uf电容，并联谐振频率20MHz以上
，去除高频噪声效果极佳
。即使在电池供电的系统中，在电源进入印刷电路板的地方使用 1 uf 或 10 uf 高频电容器通常也是有利的。

每10个集成电路
，需要加一个电容，称为充放电电容
，或称储能电容。电容器的尺寸可以是10 uf
。不要使用电解电容。电解电容用两层pu膜包裹
。这种缠绕结构在高频下充当电感。使用胆电容或聚碳酸酯电容

去耦电容值的选择不准确
，可以根据C=1/f计算
。也就是说，10 MHz 为 0.1 uf，由微控制器组成的系统为 0.1 uf 和 0.01 uf 之间
。

3、有降低噪音和电磁干扰的经验
。

(1) 可以使用低速烙铁头代替高速烙铁头

。在关键区域使用高速提示


。

(2)可以串联电阻，降低控制电路顶部和底部的跳变率。

(3) 确保为继电器等提供一些阻尼。

(4) 使用满足系统要求的低频率时钟
。

(5) 时钟发生器应尽可能靠近使用时钟的设备。晶振外壳必须接地。

(6) 用地线环绕时钟区
，使时钟线尽可能短。

(7)使I/O驱动电路尽可能靠近印制电路板边缘，并尽快远离印制电路板。您需要过滤进入印刷电路板的信号
，以及来自高噪声区域的信号。同时，应采用一系列终端电阻，以减少信号反射。

(8) MCD 的不必要端必须连接到高电平
、接地或定义为输出端
。此外

，需要连接到电源地的集成电路的末端应连接，不要让它们悬空
。

(9) 不要让未使用的门电路的输入端悬空。将未使用的运算放大器的正输入端接地，并将负输入端连接到输出端。

(10)印刷电路板应使用45x线而不是90x线

，以减少外部辐射和高频信号的耦合。

(11)印刷电路板按频率和电流的开关特性划分，噪声成分和非噪声成分必须进一步分离。

(12) 单面板和双面板使用单点供电和单点接地。电源线和地线应尽可能粗
。如果经济的话
，可以使用多层板来降低电源的容感。电源和接地
。

(13) 使时钟、总线和片选信号远离 I/O 线和连接器

。

(14) 模拟电压输入线和参考电压端尽量远离数字电路的信号线，尤其是时钟。

(15) 对于 A/D 器件，将数字和模拟部分集成在一起
，而不是将它们相交
。

(16)与I/O线垂直的时钟线比平行I/O线干扰小，时钟元件管脚离I/O线更远
。

(17) 元件引脚尽量短
，去耦电容引脚尽量短。

(18) 键线尽量粗，两侧加保护接地。高速线路应短而直。

(19) 噪声敏感线路不应与大电流
、高速开关线路平行
。

(20) 不要在晶体单元下方或噪声敏感设备下方布线

。

(21)对于弱信号电路
，不要在低频电路周围形成电流回路
。

(22) 不要形成信号回路。如果不可避免，请尽量缩小环路面积
。

(23) 每个集成电路一个去耦电容器
。每个电解电容应加一个小的高频旁路电容
。

(24)使用大容量钽电容或专用电容代替电解电容对储能电容进行充放电。使用管状电容器时，外壳必须接地

。